第三章第四节，数字电路的应用课件
图片预览
文档简介
课件25张PPT。第四节：数字电路的应用学习目标
1、能够对数字电路进行简单的组合设计制作,并进行试验
2、了解基本触发器的结构及触发器在电子控制系统中的作用。数字电路的基本单元电路是门电路和触发器;
触发器也是由门电路构成的；
在数字电路中，门电路用于实现各种逻辑关系，触发器用于存储数据。一、用门电路实现逻辑关系 普通电子秤上显示的价格的最小单位是“分”。小明想在秤上加一个四舍五入的电路，设计一个四舍五入电路能自动对电子秤显示的“分”值作四舍五入处理，使显示的最小值为“角”。请你帮他设计此电路。
设计数字电路的步骤是：
(1)对电路的输入端、输出端的名称及其所代表的逻辑含义加以指定；
(2)根据能使输出为1的条件，分析其输出与输入之间的逻辑关系；
(3)将上述逻辑关系用逻辑表达式表示；
(4)选择合适的数字集成电路和其他有关器件搭接此电路。
按上述步骤，对该案例设计步骤的前两步分析如下。（1）由于在电子秤中，每1位十进制数是用4位二进制数表示，所以电路应有4个输入C8 、 C4 、 C2 、 C1 ，它们对应的十进制数为N。
电路应有一个输出C0，它代表“分”向“角”的进位。当N≤4时， C0为0；当N≥5时， C0为1。第一步：第二步：
从表中可以看出，能使输出C0为1的条件有3种情况；
(1)只要C8为1，如N=8和N=9时，C0一定为1；
(2)若C4和C1同为1，如N=5和N=7时，C0=1；
(3)若C4和C2同为1，如N=6和N=7时，C0=1。
第二步：
能使输出C0为1 的条件有三种：
（1）只要C8 为1 ， C0为1；
（2）若 C4 和 C1 同为1 ，C0=1
（3）若 C4 和 C2 同为1 ，C0=1
第三步：逻辑表达式为
C0=C8+C4 C1 + C4 C2 在数字电路中常常需要将某个信号（电平）保持一段时间。例如本章第二节三人表决
器案例中，若A、B、C是用按钮开关产生的，由于按钮按下的时间通常较短，使得A、B、C输入的电平保持时间较短，L1和L2保持的时间也就较短，这样表决的结果便一闪而过，无法观察清楚。因此，在一个控制系统中，必须包含能将这些信号记住的记忆元件。 触发器是具有记忆功能，能存储数字信号的基本逻辑单元。
触发器具有两个稳定状态，1状态和0状态。
在输入触发信号作用下，两个稳定状态可以相互转换（从1→0或从0→1），并且在触发信号消失后能保持信号作用时的状态不变。二、触发器及其在电子控制系统中的作用1、基本触发器的记忆作用
什么叫做触发器？
——数字电路中能将二进制数据记忆住的基本单元电路称为触发器。
最简单的叫基本触发器，通常由2只或非门（或2只与非门）交叉连接构成。
基本触发器逻辑图Q=0，Q=1——0状态
Q=1，Q=0——1状态
S (set) 称为置位端或置1端；
R (reset)称为复位端或置0端。当S=1，R=0，基本触发器被置于1状态（Q=1，Q=0）。
当S =0，R=1，基本触发器被置于0状态（Q=0，Q=1）。
依据：或非门的“有1出0，全0出1”
（1）两个或非门构成的基本触发器 当触发信号结束后,S、R输入都是低电平(S=0，R=0)， 状态(置1态或置0态)不变。——这就是触发器的记忆作用。当S=1，R=0，基本触发器被置于1状态(Q=1，Q=0)当S =0，R=1，基本触发器被置于0状态(Q=0，Q=1)(依据：或非门的“有1出0，全0出1”)基本触发器功能表如果他们同时用力蹬地，争持不下。跷跷板会处于平衡状态。QQ由此联想到若S=R=1时，触发器工作一定不正常，即不符合一边高一边低的情况，所以此情况通常不使用。思考基本触发器在我们观察时刻之前曾在哪一端加过触发信号?
S=0 , R=1基本触发器功能表（2）两个与非门构成的基本触发器用两个与非门构成的基本触发器的触发信号是低电平，即用0来触发。
当置1端S加触发信号，置0端R不加触发信号，即S=0，R=1时，基本触发器置1；
当置0端R加触发信号，置1端S不加触发信号，即S=1，R=0时，基本触发器置0；
根据：与非门“全1出0，有0出1”当两个输入端不加触发信号，即S=1，R=1时，基本触发器状态不变，处于记忆状态。触发器功能表:根据：与非门“全1出0，有0出1”触发器功能表:初始Ui约为0V，此时发光二极管亮。Ui由小到大时，状态改变时的Ui约为3.2V，灯灭，以后一直保持灭，直至Ui= 6V。Ui由大到小时，状态改变时的Ui约为1.6V，灯亮，直至Ui回到Ui=0V。1、Ui<1．6V时，触发器置1，Ui> 3.2V时，触发器置0。2、当1.6V（2）常用的有：D触发器，JK触发器
（3）D触发器有两个输入端：D和C，D是数据输入端，被存储的数据加在此处；C是时钟信号输入端，控制数据的存储操作。
时钟信号是一种周期性的矩形脉冲信号，在由数字电路构成的系统中作为各部分同步变化的节拍信号。时钟信号D触发器的逻辑符号、功能表与工作波形D触发器的时钟输入端有一个“>”符号，表示将数据存入触发器的操作是在时钟信号的上升沿(即由0变1的时刻)发生的，如图中的t1时刻，时钟信号由0变1，此时加在D端的信号为1，则触发D的状态Q输出变为1，数据1就被存进了触发器。在下一个时钟信号的上升沿(t2时刻)到达以前，无论加在D端的信号有何变化，触发器的状态都保持不变，这就是触发器的记忆功能。在t2时刻，CP信号又一次由0变1，此时加在D端的信号值为0，D触发器输出Q的状态变为0，数据0被存进了触发器。D触发器的逻辑符号、功能表与工作波形D触发器的状态每个时钟周期变化一次，根据前一周期（第n周期）结束时，即时钟脉冲的上升沿到来前瞬间的D值（Dn)，确定下一周期（ Dn+1）的状态Qn+1。（4）JK触发器JK触发器的输入端J和K，
时钟信号输入端C，因此在此端画了个“ 。”，表示只有在时钟脉冲的下降沿（即由1变0的时刻），触发器的状态才由J和K确定，而在相邻两个时钟脉冲的下降沿之间，触发器的状态都保持不变。功能表
1、能够对数字电路进行简单的组合设计制作,并进行试验
2、了解基本触发器的结构及触发器在电子控制系统中的作用。数字电路的基本单元电路是门电路和触发器;
触发器也是由门电路构成的；
在数字电路中，门电路用于实现各种逻辑关系，触发器用于存储数据。一、用门电路实现逻辑关系 普通电子秤上显示的价格的最小单位是“分”。小明想在秤上加一个四舍五入的电路，设计一个四舍五入电路能自动对电子秤显示的“分”值作四舍五入处理，使显示的最小值为“角”。请你帮他设计此电路。
设计数字电路的步骤是：
(1)对电路的输入端、输出端的名称及其所代表的逻辑含义加以指定；
(2)根据能使输出为1的条件，分析其输出与输入之间的逻辑关系；
(3)将上述逻辑关系用逻辑表达式表示；
(4)选择合适的数字集成电路和其他有关器件搭接此电路。
按上述步骤，对该案例设计步骤的前两步分析如下。（1）由于在电子秤中，每1位十进制数是用4位二进制数表示，所以电路应有4个输入C8 、 C4 、 C2 、 C1 ，它们对应的十进制数为N。
电路应有一个输出C0，它代表“分”向“角”的进位。当N≤4时， C0为0；当N≥5时， C0为1。第一步：第二步：
从表中可以看出，能使输出C0为1的条件有3种情况；
(1)只要C8为1，如N=8和N=9时，C0一定为1；
(2)若C4和C1同为1，如N=5和N=7时，C0=1；
(3)若C4和C2同为1，如N=6和N=7时，C0=1。
第二步：
能使输出C0为1 的条件有三种：
（1）只要C8 为1 ， C0为1；
（2）若 C4 和 C1 同为1 ，C0=1
（3）若 C4 和 C2 同为1 ，C0=1
第三步：逻辑表达式为
C0=C8+C4 C1 + C4 C2 在数字电路中常常需要将某个信号（电平）保持一段时间。例如本章第二节三人表决
器案例中，若A、B、C是用按钮开关产生的，由于按钮按下的时间通常较短，使得A、B、C输入的电平保持时间较短，L1和L2保持的时间也就较短，这样表决的结果便一闪而过，无法观察清楚。因此，在一个控制系统中，必须包含能将这些信号记住的记忆元件。 触发器是具有记忆功能，能存储数字信号的基本逻辑单元。
触发器具有两个稳定状态，1状态和0状态。
在输入触发信号作用下，两个稳定状态可以相互转换（从1→0或从0→1），并且在触发信号消失后能保持信号作用时的状态不变。二、触发器及其在电子控制系统中的作用1、基本触发器的记忆作用
什么叫做触发器？
——数字电路中能将二进制数据记忆住的基本单元电路称为触发器。
最简单的叫基本触发器，通常由2只或非门（或2只与非门）交叉连接构成。
基本触发器逻辑图Q=0，Q=1——0状态
Q=1，Q=0——1状态
S (set) 称为置位端或置1端；
R (reset)称为复位端或置0端。当S=1，R=0，基本触发器被置于1状态（Q=1，Q=0）。
当S =0，R=1，基本触发器被置于0状态（Q=0，Q=1）。
依据：或非门的“有1出0，全0出1”
（1）两个或非门构成的基本触发器 当触发信号结束后,S、R输入都是低电平(S=0，R=0)， 状态(置1态或置0态)不变。——这就是触发器的记忆作用。当S=1，R=0，基本触发器被置于1状态(Q=1，Q=0)当S =0，R=1，基本触发器被置于0状态(Q=0，Q=1)(依据：或非门的“有1出0，全0出1”)基本触发器功能表如果他们同时用力蹬地，争持不下。跷跷板会处于平衡状态。QQ由此联想到若S=R=1时，触发器工作一定不正常，即不符合一边高一边低的情况，所以此情况通常不使用。思考基本触发器在我们观察时刻之前曾在哪一端加过触发信号?
S=0 , R=1基本触发器功能表（2）两个与非门构成的基本触发器用两个与非门构成的基本触发器的触发信号是低电平，即用0来触发。
当置1端S加触发信号，置0端R不加触发信号，即S=0，R=1时，基本触发器置1；
当置0端R加触发信号，置1端S不加触发信号，即S=1，R=0时，基本触发器置0；
根据：与非门“全1出0，有0出1”当两个输入端不加触发信号，即S=1，R=1时，基本触发器状态不变，处于记忆状态。触发器功能表:根据：与非门“全1出0，有0出1”触发器功能表:初始Ui约为0V，此时发光二极管亮。Ui由小到大时，状态改变时的Ui约为3.2V，灯灭，以后一直保持灭，直至Ui= 6V。Ui由大到小时，状态改变时的Ui约为1.6V，灯亮，直至Ui回到Ui=0V。1、Ui<1．6V时，触发器置1，Ui> 3.2V时，触发器置0。2、当1.6V
（3）D触发器有两个输入端：D和C，D是数据输入端，被存储的数据加在此处；C是时钟信号输入端，控制数据的存储操作。
时钟信号是一种周期性的矩形脉冲信号，在由数字电路构成的系统中作为各部分同步变化的节拍信号。时钟信号D触发器的逻辑符号、功能表与工作波形D触发器的时钟输入端有一个“>”符号，表示将数据存入触发器的操作是在时钟信号的上升沿(即由0变1的时刻)发生的，如图中的t1时刻，时钟信号由0变1，此时加在D端的信号为1，则触发D的状态Q输出变为1，数据1就被存进了触发器。在下一个时钟信号的上升沿(t2时刻)到达以前，无论加在D端的信号有何变化，触发器的状态都保持不变，这就是触发器的记忆功能。在t2时刻，CP信号又一次由0变1，此时加在D端的信号值为0，D触发器输出Q的状态变为0，数据0被存进了触发器。D触发器的逻辑符号、功能表与工作波形D触发器的状态每个时钟周期变化一次，根据前一周期（第n周期）结束时，即时钟脉冲的上升沿到来前瞬间的D值（Dn)，确定下一周期（ Dn+1）的状态Qn+1。（4）JK触发器JK触发器的输入端J和K，
时钟信号输入端C，因此在此端画了个“ 。”，表示只有在时钟脉冲的下降沿（即由1变0的时刻），触发器的状态才由J和K确定，而在相邻两个时钟脉冲的下降沿之间，触发器的状态都保持不变。功能表
同课章节目录